Fehlerkorrektur für Flash-Speicher

Die Verbreitung Flash-basierter Speichertechnologien nimmt stetig zu. Gerade bei den industriellen Anwendungen ist eine hohe Zuverlässigkeit für die gespeicherten Daten von großer Bedeutung. Flash-Speicher verfügen aber grundsätzlich nur über eine begrenzte Anzahl von Schreibzyklen. Die Fehlerwahrscheinlichkeit steigt mit zunehmender Zyklenzahl. Daher sind Verfahren zur Fehlerkorrektur für einen zuverlässigen Einsatz von Flash-Speichern unabdingbar. Heute gängige Verfahren basieren dabei auf relativ einfachen Codierungen (z.B. Hamming- oder BCH-Codes). Die Fehlerkorrektur entwickelt sich immer mehr zum begrenzenden Faktor für den Datendurchsatz und die Speicherkapazität. Da mit wachsender Speicherkapazität die Anzahl der Ladungsträger zur Speicherung eines Informationsbits immer weiter reduziert wird, steigt die Fehlerwahrscheinlichkeit der Speicherbausteine an.

Im Rahmen dieses Vorhabens soll eine Fehlerkorrektur für Flash-Speicher mit hohen Zuverlässigkeitsanforderungen entwickelt werden. Die Codierung soll dabei möglichst flexibel ausgelegt sein, damit sie für unterschiedliche Flash-Bausteine eingesetzt werden kann. Bereits heute unterscheiden sich die Speicherbausteine stark hinsichtlich Fehlerraten und verfügbarer Redundanz. Diese Diversifikation wird sich mit zukünftigen Technologien wohl noch verstärken.

Neuere Korrekturverfahren wie beispielsweise Code-Verkettungen und LDPC-Codes bieten ein großes Potenzial zur Erhöhung der Zuverlässigkeit. Dies zeigt beispielsweise die Entwicklung bei Festplattenspeichern, die ihre höheren Speicherdichten in den letzten Jahren weitgehend der Verbesserung der Fehlerkorrekturverfahren verdankten. Die neuen Korrekturverfahren sind jedoch mit einer deutlichen Steigerung der Decodierkomplexität verbunden.  Daher werden diese Verfahren bisher noch nicht zur Fehlerkorrektur in Flash-Speichern eingesetzt.

Publikationen

• Decoder Architecture for Generalized Concatenated Codes, J. Spinner, J. Freudenberger, 2015
• Datenrettung für die Speicherkarte - Fehlerkorrekturverfahren für Flash-Speicher, J. Spinner, J. Freudenberger, 2015
• A data compression scheme for reliable data storage in non-volatile memories, J. Freudenberger, Alexander Beck, M. Rajab, 2015
• An efficient hardware implementation of sequential stack decoding of binary block codes, J. Freudenberger, T. Wegmann, J. Spinner, 2015
• Soft Input Decoding of Generalized Concatenated Codes Using a Stack Decoding Algorithm, J. Spinner, J. Freudenberger, 2015
• Set Partitioning of Gaussian Integer Constellations and its Application to Two-Dimensional Interleaver Design, J. Freudenberger, J. Spinner, Sergo Shavgulidze, 2014
• Generalized Concatenated Codes for Correcting Two-Dimensional Clusters of Errors and Independent Errors, J. Freudenberger, J. Spinner, Sergo Shavgulidze, 2014
• Design and Implementation of a Pipelined Decoder for Generalized Concatenated Codes, J. Spinner, J. Freudenberger, 2014
• Sequential Decoding of Binary Block Codes Based on Supercode Trellises, J. Spinner, J. Freudenberger, Sergo Shavgulidze, 2014
• A BCH Decoding Architecture with Mixed Parallelization Degrees for Flash Controller Applications, J. Spinner, J. Freudenberger, Christoph Baumhof, Axel Mehnert, 2013
• A configurable Bose-Chaudhuri-Hocquenghem codec architecture for flash controller applications, J. Freudenberger, J. Spinner, 2013
• Mixed serial/parallel hardware implementation of the Berlekamp-Massey algorithm for BCH decoding in Flash controller applications, J. Freudenberger, J. Spinner, 2012
• Generierung von Codecomponenten für BCH Encodierer, J. Spinner, J. Freudenberger, 2012
• Semi-automatic Source Code Generation for the Hardware- Implementation of a Parallelizable and Configurable Error Correction Unit, J. Spinner, J. Freudenberger, 2012
• Concatenated code constructions for error correction in non-volatile memories, J. Freudenberger, U. Kaiser, J. Spinner, 2012
• Hardware-Entwurf einer flexiblen Fehlerkorrektureinheit für Flashspeicher, J. Spinner, J. Freudenberger, 2012

Zurück zu Forschung